MINIMIZAREA FUNCTIILOR LOGICE CU AJUTORUL CIRCUITELOR NAND SI REPREZENTAREA FORMEI

1. Scopul lucrarii.
Se studiaza minimizarea functiilor logice cu ajutorul metodei diagramelor Karnaugh si se prezinta modul în care se poate determina direct din aceste diagrame forma minimizata a functiei exprimata cu ajutorul circuitelor SI-NU (NAND).

2. Consideratii teoretice.
Minimizarea consta în trecerea unei expresii de la forma canonica la o forma elementara, deci eliminarea unor variabile din expresia functiei.
Regula de minimizare a functiilor scrise sub forma canonica P (forma canonica normal disjunctiva – f.c.n.d. ), prin diagrame Karnaugh este urmatoarea:
pentru fiecare termen P se va completa 1 in casuta corespunzatoare combinatiei respective
se grupeaza grupuri de 1 aflati în patrate adiacente, inclusiv patratele de pe laturile extreme; numarul maxim de vasute care contin 1 trebuie sa fie o putere a lui 2
din fiecare grup se elimina variabilele care îsi schimba starea
se scrie forma minimizata a functiei ca suma a produselor variabilelor ramase din fiecare grup

Se considera functia logica de trei variabile definita prin tabelul de adevar din figura 1. de aici rezulta forma canonica P a functiei: . Implementarea acesteia cu module NAND se afla în figura 2.
Din diagrama Karnaugh din figura 3 se obtine forma minimizata a functiei F.


Circuitul care reprezinta solutia minimizata a functiei date realizata cu ajutorul portilor NAND este reprezentat în figura 4.


Functia logica realizata de circuitul din figura 5 este: , iar implementarea acestei functii cu module NAND este prezentata în figura 7.



Minimizarea functiilor booleene prin metoda simbolica foloseste reprezentarea functiilor prin simbol de marcare, permitând minimizarea sigura si a functiilor booleene de 10 12 argumente. Simbolul de marcare este o reprezentare numerica a functiilor booleene si deriva din reprezentarea prin tabel de adevar.
Pentru o schema cu trei variabile de intrate x1, x2, x3 si o si